双向移位寄存器,vhdl实现8位双向移位寄存器

双向移位寄存器如图排列，改变接线端子的顺序，就可以控制寄存器 left移位，增加控制电路使。VHDL实现8位双向-1寄存器、寄存器的基本单元是D触发器，按用途分为basic 寄存器。

74LS194为4位双向移位寄存器，最高时钟脉冲36MHZ，其逻辑符号和引脚排列:D0 ~ D1为并行输入端；Q0 ~ Q3为并联输出端子；SR将串行输入向右移位；SL将串行输入向左移位；S1，S0运行模式控制端子；它是直接无条件清零终端；CP是时钟脉冲输入端。74LS194模式控制和状态输出2。使用74LS194形成8位-1寄存器将芯片(1)的Q3连接到芯片(2)的SR，将芯片(2)的Q4连接到芯片(1)的SL，形成8位/10。

它的最大计数长度是2n。典型的是194计数器寄存器74LS194逻辑功能测试的实验结果。2.扭环计数器用-1寄存器74ls 194芯片实现。3.用74LS194和门电路设计a 双向 移位扭环计数器。要求在M7处右移，在M8处左移，画出原理图，连接实验电路，调试并记录实验结果。二、实验任务数字电路实验箱(74LS00、74LS04、74LS194数字集成芯片、脉冲源)、数字万用表、示波器、引线。

/图像级3/5 移位 寄存器可以生成6种M序列，短码M序列可以生成6*31186种M序列。在数字电路中，在几个相同的时间脉冲下工作的一种基于触发器的器件。数据以并行或串行方式输入器件，然后每个时间脉冲依次左移或右移一位，在输出端输出。这种移位 寄存器是一维的，实际上还有很多维移位 寄存器，也就是输入输出数据本身就是一些列。

根据移位的方向，扩展数据往往分为左移寄存器、右移寄存器和双向移位。根据移位 data的输入输出方式，可分为串行输入串行输出、串行输入并行输出、并行输入串行输出、并行输入并行输出四种电路结构。另外，有些移位 寄存器还具有预置数功能，可以将数据并行放入寄存器中。利用移位 寄存器可以进行数据运算和数据处理，实现数据的串并行相互转换，还可以连接成各种移位 寄存器型计数器，如环形计数器、扭环形计数器等。

8彩灯分为两个阶段，每组四个由两个74LS194实现，两个图案从中间向两边对称点亮，完全点亮后从中间向两边熄灭。或者都是从右往左亮，然后依次熄灭。通过对模式的分析，我们可以知道one双向-1寄存器74ls 194的作用是先左移后右移，即S11，S00，然后S10，S01。另一个功能是总是向右移动。

输入ABCD到电源或地，表示流水灯的初始状态。输出QAQBQCQD，连接4个彩灯。时钟连接到时钟。启动时Clear置高，S1S0先置高读取初始状态。然后根据左移或右移，将它们中的一个(S0或S1)设置为低电平。可以直接连接是因为它的实现可以看作是四个触发器串联的时序电路，状态函数的计算必须在驱动函数的计算之后完成。

寄存器的基本单元是D触发器，可分为basic 寄存器和-1寄存器basic寄存器(见图)。在D0，寄存器存储为0，在D1，寄存器存储为1。当低电平为0，高电平为1时，需要在信号源和D之间连接一个反相器，这样才能存储数据。需要强调的是，目前大型数字系统都是基于时钟运行的，其中寄存器一般在时钟边沿触发，基于电平的触发很少使用。

输入要存储在串口Di的数据，触发器FF0可以存储当前数据。当CP发出时钟控制脉冲时，串口Di同时输入要存储的第二个数据，第一个数据存储在触发器FF1中。双向移位寄存器如图排列，改变接线端子的顺序，就可以控制寄存器 left移位，增加控制电路使。

library IEEE；使用IEEE。STD_LOGIC_1164，所有；使用IEEE。STD_LOGIC_ARITH，所有；使用IEEE。STD_LOGIC_UNSIGNED所有；entity test sport(sel:instd _ logic _ vector(1 downto 0)；datain:instd _ logic _ vector(7 down to 0)；clk:instd _ logic _ vector(7 down to 0)；data out:instd _ logic _ vector(7 down to 0))；endtestarchitectureoneoftestisssignaldata:STD _ LOGIC _ VECTOR(7 downto 0):X00；begin process(clk)begin ifclk eventandclk 1 then caseseliswhen 00 >数据数据数。